PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63293941 A

(43) Date of publication of application: 30 . 11 . 88

(51) Int. CI

H01L 21/82 H01L 27/04

(21) Application number: 62128251

(22) Date of filing: 27 . 05 . 87

(71) Applicant:

HITACHI LTD

(72) Inventor:

SATO YASUO

KOBAYASHI TORU KAKIGI NOBUHIKO NAKAGAMI SHUICHI


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE


(57) Abstract:


PURPOSE: To avoid clock skew, and increase the speed, by providing a specific clock signal line with a capacitance element.

CONSTITUTION: For a logic integrated circuit, a capacitance element Ca is arranged in a basic cell, and clock skew is reduced by the capacitance element Ca. For a gate array, the capacitance element Ca. For a gate array, the capacitance element Ca is arranged in, e.g., all basic cells 3A. This capacitance element Ca is connected with clock signal lines of the respective clock drivers driving a load capacitance smaller than the maximum load capacitance, among a plurality of clock drivers connected with the same terminal. The capacitance element Ca is constituted of, e.g., an N⁺ semiconductor region formed by the same working process as the emitter region 12 of a transistor 5, a thin silicon oxide film 14, and a first layer aluminum film 16 formed thereon. Thereby, the difference between load capacitances of clock drivers is made nearly zero, so that the clock skew can be avoided, and the high speed operation is enabled.

COPYRIGHT: (C)1988,JPO&Japio







⑲ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-293941

@Int.Cl.⁴

識別記号

庁内整理番号

④公開 昭和63年(1988)11月30日

H 01 L 21/82 27/04

8526-5F C-7514-5F

審査請求 未請求 発明の数 1 (全9頁)

②発明の名称 半導体集積回路装置

創特 顧 昭62-128251

函出 願 昭62(1987)5月27日

東京都青梅市今井2326番地 株式会社日立製作所デバイス 佐 康 夫 ②発 藤 明 者 開発センタ内 東京都青梅市今井2326番地 株式会社日立製作所デバイス 徹 经的 明 者 小 林 開発センタ内

研究センタ内 の発 明 者 垣 木 信 彦 東京都青梅市今

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑫発 明 者 中 上 修 一 東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

明細導

発明の名称
半導体集積回路装置

2、特許請求の範囲

- 1、複数の半導体素子を有する基本セルを繰り換えし配置して基本セル列を構成し、前記基本セル内又は躁接した複数のセル内の半導体素子間を接続して第1の回路を構成し、前に大きな第2の回路を構成する半導体集積回路、設置、の回路を構成するとを特徴とする半導体集積回路装置。
- 2. 前記半導体集積回路装置は、ゲートアレイ又はスタンダードセル方式等のセミカスタム集積回路であることを特徴とする特許請求の範囲第1項記載の半導体集積回路装置。
- 3. 前記容量 業子が設けられる所定の信号線は、 クロックドライバから延びるクロック信号線で あることを特徴とする特許請求の範囲第1項記

級の半導体集積回装置。

- 4. 前記容量素子は、ゲートアレイにおいては来使用の基本セル内の半導体素子を用いて構成し、スタンダードセル方式においては近択された基本セル領域のほぼ全域に容量素子を構成したものであることを特徴とする特許請求の範囲第1項記載の半導体集積回路装置。
- 5. 前記容量素子は、回路間を接続しない配線を 接板上に設け、これを前記クロック信号線に接 絞し、その配線の浮遊容量で構成していること を特徴とする特許請求の範囲第1項記載の半導 体集積回路装置。
- 6. 前記容量素子としての配線は、それ専用の配線チャネルに設けられることを特徴とする特許 排水の範囲第1項又は第5項記載の半導体集積 回路装置。
- 7. 前記客量業子としての配線は、信号配線が延在される配線チャネルに設けられることを特徴とする特許請求の範囲第1項又は第5項記載の半導体集積回路装置。

8. 前記容量親子は、セル領域内に他の半導体剥子とともに設けられることを特徴とする特許請求の範囲第1項記載の半導体集税回路装置。

3. 発明の詳細な説明

(成業上の利用分野)

本元明は、設理を構成する半導体集構回路装置に関し、特にゲートアレイやスタンダードセル方式等のセミカスタム設理集積回路装置に適用して有効なものである。

〔従来技術〕

が一トアレイやスタンダードセル方式の向角環境 被回路被配では、角理領域に穏々のレジスタやカ クンタが構成される。これらのレジスタやカ タを構成するフリップ(ドノド)回路でいた。 クロック信号に同期して動作するようによる減り口が る。このクロック信号は、負が生による減り口が を延延を少くするため、チップ上にかって ののでは、それぞれのクリップの路に というにしている。ところが、クロック信号の するようにしている。

本 発明の前記ならびにその他の目的と新規な特徴は、本明細密の記述及び誰付図面によって明らかになるであろう。

[問題点を解決するための手段]

本願において聞示される発明のうち、代数的なものの優毀を簡単に説明すれば、下記のとおりである。

すなわち、回路から延在する所定のクロック信 号線に召益者子を設けるものである。

(作用)

上述した手段によれば、配線長の違いやファンアウト数の違いによる各クロックドライバの間の 気荷容量の差がなくなるので、クロックスキュー をなくすことができ、高速化を計ることができる。 〔毎明の実施例1〕

以下、本発明の実施例しを図面を用いて説明する。

第1 図は、スタンダードセル方式のセミカスタム集積回路の平面図である。

37.1 図において、1 はP 単結晶シリコンからな

人力端子から各クロックドライバまでの配線 長むまび各クロックドライバからそれぞれのフリクロックドライバからそれぞれのフリクロックに要して、大型では、カーションのでは、大型では、カーションのでは、大型では、カーションのでは、1986、Vol.86、NO 70 「大型高密度基板用ラウターシステム」に記載されている。

(発明が解決しようとする問題点)

本税明者は、前記配線長の知いクロック信号線を迂回させることにより、クロックスキューを低減させる方法では、配線レイアウトの変更、配線密度の超過等から大幅に迂回させることが困難であり、したがってクロックスキューの低減率が小さいことを見出した。

ここで、 第2 図に 1 つの 基本セル 3 A 内に設けられる 淋子のレイアウトの一例を示し、 第3 図に基本セル 3 A 内に設けられているバイポーラトランジスタの断面 構造の一例を示す。

第2回に示すように、1つの基本セル3Aは、 例えば、バイポーラトランジスタ 5 を 5 個、抵抗

特開昭63-293941(3)

瀬子6を4個設けて構成している。 バイポーラト ランジスタ5は、剪3関に示すように、N°地込み M 9 、 N コレクタ領域10、 P 型ベース領域11、 N' エミッタ領域12、が引き出し領域13とで構成され ている。7はエピタキシャル州すなわち単粧品シ リコン暦を熱酸化して形成した酸化シリコン膜か らなるフィールド絶縁眼であり、その下部にはP 型チャネルストッパ領域8を形成している。フィ ールド絶縁殴りから辨出している法板上の表面は、 熱酸化による薄い酸化シリコン膜14が覆っている。 ペース領域11、エミッタ領域12、引き出し領域13 のそれぞれには、酸化シリコン既14を除去してな る関ロ15を通して第1月目のアルミニヴム膜から なる電極16が接続している。電極16の上は、例え ばCVDによる酸化シリコン膜の上にリンシリケ - トガラス (PSG) 膜を積層して構成した例 1 月日の月間絶縁腹17が覆っている。この月間絶縁 脱17の上には図示していないが、第2月目のアル ミニウム膜からなる配線が延在している。この第 2月目のアルミニウム腹からなる配線の上は、例

えば C V D による酸化シリコン膜の上に魚布ガラス (S O G) 膜を横層し、さらにその上に P S G 膜を被層して構成した第2 層目の層間絶縁膜 18 が設けられている。第2 図に示されている低抗 兼子 6 は、例えばバイポーラトランジスタのベース領域11と同一工程で形成される P 型半導体領域からなっている。

次に、第4国に本実施例の基本セル3A間の接続例を示す。

第4個は、本発明の実施例1の集積回路の一部 を模式的に示した平面圏である。

本実施例では、幾つかの基本セル3Aの領域を使って容益素子Caを構成している。なお、第4 関では、容量素子Caを1個示している。Di、 Diはクロックドライバであり、ドノドはフリップフロップ回路である。これらのクロックドライ バDi、Di、フリップフロップ回路ドノドは、第 4 団ではそれぞれが1つの基本セル3Aに構成されているが、1つの基本セル3A内のトランジス

の複数の基本セル3A内のトランジスタ5や抵抗 素子6で構成してもよい。基本セルのトランジスタ5や抵抗素子6間は、第1 月目のアルミニウム酸からなる配線16を用い、例えば配線チャネル4を基本セル列3と同一方向に延在する配線24には、第2 月目のアルミニウム 版を用いい 基本セル列3と同でする 尼線24には、例えば第3 月目のアルミニウム 服を用いる。 なが、第4 回及び後の説明で用いる第8 国、第9 図、第10回において、一本の実線で示されている。 な記線23、24はクロック信号を供給するクロ説の る記線23、24はクロック信号を供給するクロ説の る記線23、24はクロック信号を供給するクロ説の る記線23、24はクロック信号を供給するクロ説の なが、第10回において、一本の実線であり、21は限 は22の間を接続する。22は電線が設けられる概象チャネルである。なお、これら電源配線チャネル21、 電源21、22は第1回には図示していない。

クロックドライバ D. とクロックドライバ D. は「同一の端子 I N つまり例えば前段のクロックドライバ D の出力端に接続されているが、クロックドライバ D. には 5 個のフリップフロップF / F が接続され、クロックドライバ D. には 3 個のフリ

ップフロップΓ/Γが接続されており、ファンア ウト数が異っている。この同一の嫡子INに接続 されたクロックドライバD、とDェのファンアウト 数の違いによるクロックスキューをなくすため、 クロックドライバ Daに容量 煮子 Caを接続して いる。容量素子Caは、本実施例のようなスタン ダードセル方式の半導体集積回路装置においては、 例えば1つの基本セル3Aの領域に例えばトラン ジスタ5の製造工程の一部を使って形成される. 基本セル3Aにバイポーラトランジスタを用いた ゲートアレイでは、そのパイポーラトランジスタ のエミッタ領域12とベース領域11の間の接合容量、 あるいはペース領域11とコレクタ領域10の間の接 合容量を用いて構成する。基本セル3AにMIS FETを用いたゲートアレイでは、そのMISF ETのゲート性極の容量を用いるようにする。

次に、前記容量素子Caの構造の一例を説明する。

第5回は、前記容量素子の平面図、 第6回は、第5回の1-1切断線における断面 図である。なお、第5図は、フィールド絶核脱7 以外の絶核膜を図示していない。

容量為予Caは、例えばエミッタ開展12と同一 工程で形成したが半導体領域12、この上の深い酸 化シリコン戦14、この上の第1月日のアルミニウ ム膜16Aとで構成している。容益剥子Caがバイ ポーラトランジスタと同一工程で形成したもので あるため、N°半線体領域12の下にはN°半線体領域 (エピタキシャル州)10、N. 埋込み州 9 が設けら れている。アルミニウム版16Aは、酸化シリコン 膜14の上に細長く延在するパターンで設けられ、 このN半導体領域12上のアルミニウム膜16Aの端 部をフィールド絶縁膜7上で一体化し、これを図 **示していない第2層目あるいは第3層目のアルミ** ニウム配線を通してクロック信号配線に接続する ようにしている。酸化シリコン膜14上におけるそ れぞれのアルミニウム膜16Aは、同程度の幅にさ れ、所定間隔ごとに繰り返えして設けられる。N' 半導体領域12には、例えば第1層目のアルミニウ ム配線16、図示していない第2周目あるいは第3

本数をKとすると、容量素子Caの容量値はK・C。となる。酸化シリコン酸14上に設けるべきアルミニウム膜16Aの本数は、(Calala - Cc)/C。で得られる。この容量業子Caは、クロック信号の入力ピン(ボンディングパッドPad)からであるクロックドライバ Dのうち、 一般ではいり、カち碌っともフリップフロップ回路 F / F に近れたいりに接続するようにする。これのロックドライバ Dに接続するようにする。これのドライバ Dのファンアウト数の違いによるクロックスキューの方が大きいからである。

なお、酸化シリコン膜14上のアルミニウム膜16 Aは、第5回に示したように、複数本の配線状の ものとせずに、板状に酸化シリコン膜14上を破う ようにしてもよい。

以上、説明したように、本実施例によれば、同一の選子に接続される複数のクロックドライバにおいて、クロックドライバが駆動する最大の負荷 容量と、この負荷容量より小さくまた前記と異る 門月のアルミニウム膜からなる配線を通して例えば接地単位∨ss例えばOVを印加するようにしている。

ここで、同一の端子INに接続されたクロック ドライバロ(第4回では口」)が収動する負債容 はの内で版大のものをCmaxとし、それ以外のク ロックドライバDのうちのLつのクロックドライ パロ(第4週ではD.)の負荷容量をClとすると、 この負債容量C。は、Cman - C。だけ最大のもの より少ない。この少ない負荷容益分を容量混子C aで構成し、前記負荷容量 C。を駆動するクロッ クドライバDに接続するようにする。他の負債容 **単Cuを駆動するクロックドライバDについても** 同様に、最大負荷容量 Cmax と負荷容量 C。の意分 の容量値を有するように容量素子Caを構成し、 それぞれの容量幾子Caを、それぞれの負荷容量 C.を駆動するクロックドライバDに接続するよ うにする。酸化シリコン膜14上における1本のア ルミニウム膜16Aによって扱られる容量をC。と し、敵化シリコン膜14上のアルミニウム膜16Aの

クロックドライバで駆動されるそれぞれの負荷容量との差分の容量値を有する容量滑子Caを構成し、このそれぞれの容量素子Caを前記最大の負荷容量より小さい負荷容量を駆動するそれぞれのクロックドライバに接続することにより、それぞれのクロックドライバロ間の負荷容量の差がほぼなくなるので、クロックスキューをなくし、高速化を計ることができる。

(本発明の実施例Ⅱ)

郊 7 図は、本発明の実施例Ⅱにおける 1 つの ka 本セル 3 A の平面図である。

本発明の実施例』は、スタンダードセル方式のの実施例』は、スタンダードセル方式のの課題をは、遊択された基本セル3内によったといるとはなった。 この容はは全ての基本セル3人に容量を対している。 この容子には例えば全ての表すである。この容子には例えばしたものである。この容子には使れた複数のクロックドライバロのうち、最大の負荷容量を駆動するそれぞれのクロックドライバ

のクロック信号線に接続する。

容量與子Caは、第5個及び第6回に示したものを輸小して基本セル3A内に配置したものである。したがって、例えばトランジスタ5のエミッタ領域12と同一工程で形成されるN 半導体領域12、 海い酸化シリコン膜14、この上に設けられる第1 層目のアルミニウム膜16とで構成される。

第8回は、本発明の実施例皿における集積回路

量分を第2層目のアルミニウム配線23Aと、第3 **暦目のアルミニウム記線24Aの浮遊容量で補なっ** ている。ここで、配線23A、24Aの一端の丸印 (O) は、第9回に示したように、基本セル3A 上まで配線されるものの、その内のトランジスタ 5や抵抗剥子6に接続されないことを意味してい る。また、配格23A、24Aのそれぞれは、正規の 信号配線、供源配線等の配線レイアウトが終った。 後に、各クロックドライバDの負荷容量を計算し、 この後その負荷容量の不足分を細うように、通常 の信号配線23、24と同様の設計手法でレイアウト される。したがって、配線チャネル4上あるいは 絶縁膜17上のまだ配線が施されていない領域に設 けられる。なお、配線23Aは、通常の信号配線23、 24と同様に、必ず基本セル3Aまで延在されるも のではなく、配線24Aとの接続点(●)までで止 めることも可能である。

以上、説明したように、配線23A、24Aを設け、 これの浮遊容量で容量剥子を構成し、これを同一 の弱子に接続される複数のクロックドライバのう の一部を模式的に示した平í術図であり、

本発明の実施例皿は、ファンアウト数あるいは 配線及の違いによる負荷容量の差をなくすために、 一類が開放すなわち回路に接続されないアルミニ ウム配線23 A、24 A を設け、これの浮遊客量でお 量瀬子を構成し、これを同一の帽子に接続される 複数のクロックドライバのうち、最大の負荷容量 より小さい負荷容量を駆動するクロックドライバ 口に接続して、クロックスキューをなくしたもの である。

ち、最大の食荷容量より小さい食荷容量を駆動するクロックドライパ D に接続することにより、各クロックドライパ D の食荷容量の差をなくすことができるので、クロックスキューをなくすことができる。

また、配線23 A、24 Aが、通常の信号配線23、 24と同様の設計手法でレイアウトされるので、配 歴を容易に行うことができる。

(孤明の実施何で)

第10回は、本発明の実施例Ⅳにおける集積回 路の一部を模式的に示した平面回である。

実施例Ⅳは、前記実施例Ⅱのクロックスキューをなくすために設けた配線23 A、24 A を確源回路22の配線チャネル21に設けるようにしたものである。

第10頃において、入力端子IN,と、IN,は、図示していないが、同一の端子すなわち例えば同じ前段のクロックドライバロに接続している。ところが、クロックドライバロ、の負荷は、2個のフリップフロップ回路F/Fと1個のクロックド

ライパD』であり、クロックドライバD,の負荷は、 4個のフリップフロップ回路ドノドと1個のクロ ックドライバD,である。これに伴って負債容量 も異るので、クロックドライバDiに第2月目の アルミニウム配線23Aと第3層目のアルミニウム 配線24 A を接続して、クロックドライバロ,との 間のクロックスキューをなくすようにしている。 配線24Aは電源配線チャネル21に設けられている。 この配線24Aは、推測回路22の間を接続する配線 24のレイアウト設計が済んだ後に、電源配線チャ ネル21の泡いている飢餓にレイアウト設計を行う ようにしている。尼模24Aの長さは、適宜に定め られるものであり、その両輪を配線チャネル21上 のどこで終端させるかは任意である。すなわち、 配線レイアウトの自由度が高く、設計が行い替く なっている。配線23人は、配線24人をクロックド ライバD、に接続するための配線であり、配線チ ャネル4の空いている領域に設けられる。すなわ ち、配線23Aは、配線チャネル4に専用のトラッ クを設けているものではない。なお、配線23A、

24 A は、配線チャネル4又は基板1上にそれらを 配置するための専用の配線チャネル(トラック) を設けるようにしてもよい。

クロックドライバ D . と D . においても同様に、それらの間のクロックスキューをなくすために、クロックドライバ D . に第 2 層目のアルミニウム配線23 A と第 3 層目のアルミニウム配線24 A を接続している。

以上、説明したように、本実施例によれば、配線23A、24Aを設け、これの浮遊容量で容量が予を構成し、これを同一の端子に接続される複数のクロックドライバのうち、最大の負荷容量を駆動するそれぞれのクロックドライバ D に接続することにより、各クロックドライバ D の負荷容量の落をなくすことができる。

また、配線24Aの端部を終端する位置を規定せずに、配線チャネル21上の任意の点で終端させるようにしているので、配線レイアウトの自由度が高く、容量素子としての浮遊容量の設計が行い易

くなっている。

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に吸定されるもの ではなく、その要旨を逸脱しない範囲において程 々変更可能であることは言うまでもない。

(発明の効果)

本願において間示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

すなわち、所定のクロック信号線に容量剥子を 設けたことにより、配線長の違いやファンアウト 数の違いによる各クロックドライバの間の負荷容 量の差がなくなるので、クロックスキューをなく すことができ、高速化を計ることができる。

4. 図面の簡単な説明

第1回は、スタンダードセル方式のセミカスタ ム集積回路の平面図、

第2回は、1つの基本セル3A内に設けられる 瀬子のレイアウトの一例を示した平面図、

第3回は、基本セル3A内に設けられているバ

イポーラトランジスタの断面構造を示した断面図、 第4図は、本発明の実施例1の集積回路の一部 を模式的に示した平面図、

第5回は、前記容量漢子の平面回、

第6回は、第5回の1-(切断線における断面図、

第7回は、本格明の実施例Ⅱにおける1つの基本セル3Aの平面図、

第8 図は、本発明の実施例皿における集積回路の一部を摂式的に示した平面図、

第9回は、第8回の配線24Aの端部の丸印 (O) 付近の拡大図。


第10回は、本発明の実施例Ⅳにおける集機回路の一部を模式的に示した平面回である。

図中、Pad…ポンディングパッド、D…クロックドライバ、F/F…フリップフロップ回路、1…基板、2…パッファ回路、3…基本セル列、3A…基本セル。4…配線チャネル、5…パイポーラトランジスタ、6…抵抗選子、7…フィールド協様戦、8…チャネルストッパ、9…超込み間、

特開昭63-293941(ア)


10…コレクタ領域、11…ベース領域、12…エミッタ領域、13…引き出し領域、14…酸化シリコン膜、15…開口、16、23、24…アルミニウム配線、17、18…層間越縁膜、21…電源配線チャネル、22… 位 原国路、23 A、24 A … クロック信号線。

代理人 非理士 小川勝男




3A… 基本セル 4… 配線チャネル 21… 電源配線チャネル 22…電源回路 23,24… アルミニウム配機 23A,24A…クロック信号配線 F/F… フリップ・フロップ 回路 O… クロックドライバ







第3図




第5図




第6図




第 4 図




第8図





第9図



第10図

